DIALOG(R)File 352:Derwent WPI

(c) 2002 Derwent Info Ltd. All rts. reserv.

007846694

WPI Acc No: 1989-111806/198915

MOS transistor mfr - in which device control is improved by forming 1st and 2nd gate insulation films by thermal oxidn. NoAbstract Dwg 7/9

Patent Assignee: SONY CORP (SONY)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 1059866 A 19890307 JP 87216588 A 19870831 198915 B

Priority Applications (No Type Date): JP 87216588 A 19870831

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 1059866 A 8

Title Terms: MOS; TRANSISTOR; MANUFACTURE; DEVICE; CONTROL; IMPROVE; FORMING; GATE; INSULATE; FILM; THERMAL; OXIDATION; NOABSTRACT

Index Terms/Additional Words: METAL; OXIDE; SEMICONDUCTOR

Derwent Class: L03; U11; U12; U13

International Patent Class (Additional): H01L-027/12; H01L-029/78

File Segment: CPI; EPI

DIÀLOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

02762266 **Image available**

MANUFACTURE OF MOS TRANSISTOR

PUB. NO.:

01-059866 [JP 1059866 A]

PUBLISHED:

March 07, 1989 (19890307)

INVENTOR(s): HAYASHI HISAO

APPLICANT(s): SONY CORP [000218] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

62-216588 [JP 87216588]

FILED:

August 31, 1987 (19870831)

INTL CLASS:

[4] H01L-029/78; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL:

Section: E, Section No. 775, Vol. 13, No. 268, Pg. 129, June

20, 1989 (19890620)

ABSTRACT

PURPOSE: To improve interface characteristics between a semiconductor layer and an insulating film and controllability of an element, by forming a first and a second insulating films on a first and a second main surfaces of a semiconductor substrate by thermal oxidation.

CONSTITUTION: One side surface of a semiconductor substrate 11 is oxidized by heat in an oxidation atmosphere at a high temperature to form a first gate insulating film 12. Then, a polycrystalline silicon layer serving as a gate electrode is laminated and windowed by photolithography to form a first gate electrode 13A. Then, a base material 15 is provided by thickly growing polycrystalline silicon on an insulating layer 14 which is provided by growing SiO(sub 2) by a CVD method. Then, the base material 15 is fixed and the semiconductor substrate 11 is ground so as to be a thin film. Then, the surface of the semiconductor substrate 11 is oxidized by heat in a high temperature oxidation atmosphere to form a second insulating film 16 and then to form a second gate electrode 17 with polycrystalline silicon and further form a protective film 18 and a contact 19, with the result that a MOS transistor is completed.

⑲ 日本国特許庁(JP)

10 特許出願公開

昭64-59866

⑫ 公 開 特 許 公 報 (A)

(1) Int Cl. 1

識別記号

庁内整理番号 Z-7925-5F 匈公開 昭和64年(1989)3月7日

H 01 L 29/78 27/12

3 1 1 Z - 7925 - 5F 7514 - 5F

審査請求 未請求 発明の数 1 (全4頁)

匈発明の名称

MOSトランジスタの製造方法

②特 願 昭62-216588 ②出 願 昭62(1987)8月31日

⑩発 明 者 林 久 雄 ⑪出 願 人 ソニー株式会社 東京都品川区北品川6丁目7番35号 ソニー株式会社内東京都品川区北品川6丁目7番35号

邳代 理 人 弁理士 志賀 富士弥

明知一一哲

1. 発明の名称

MOSトランジスタの製造方法

2. 特許請求の範囲

半導体基板の第1の主要面を無酸化して第1の 絶縁腕を形成する工程と、

前記第1の絶縁膜上に第1のゲート電極を形成 する工程と、

前記第1のゲート電極及び前記第1の絶縁膜上 に絶縁層を介して支持体を形成する工程と、

前記半導体基板を薄膜化して第2の主表面を形成する工程と、

前記第2の主表面を無酸化して第2の絶縁膜を 形成する工程と、

前記第2の絶縁額上に第2のゲート電極を形成する工程と、を備えてなることを特徴とするMOSトランジスタの製造方法。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、半導体圏を挟む一対のゲート遺標を

有するMOSトランジスクの製造方法に関する。

[発明の概要]

本発明は、MOSトランジスタの製造方法において.

半導体基板の第1の主表面を無酸化して第1の 絶縁膜を形成する工程と、前記第1の絶縁膜上に 第1のゲート電傷を形成する工程と、前記第1の ゲート電傷及び前記第1の絶縁膜上に絶縁層を介 して支持体を形成する工程と、前記半導体基を 神膜化して第2の主接面を形成する工程と、前記 第2の主表面を無酸化して第2の絶縁膜を形成する 工程と、前記第2の絶縁膜上に第2のゲート電 傷を形成する工程と、を順次備えた製造方法とし たことにより、

ゲート絶縁膜と半導体圏との界面特性を良好に すると共に、ゲート絶縁膜の駅厚の制御性を高め、 さらに、構造の平坦化を可能としたものである。

[従来の技術]

従来のMOSトランジスタの製造方法を、第7 図に示す従来のMOSトランジスタの断面図を暴 に説明する。

先ず、石英基板1に多結晶シリコン(Poly - S i) を堆積した後、パターニングにより第1 ゲート電桶2を形成する。次に、石英括板1及び 第1ゲート電桶2の酵量面にSiOュをCVD法 を用いて堆積させてゲート絶縁層3を形成する。 さらに、ゲート絶縁層3の上に多結晶シリコンを CVD法にて堆積させた後所定の活性層4に形成 する。次に、SiOュでなるゲート絶縁眉5をC D V 広にて堆積させ、このゲート絶縁層 5 を介し て活性層4の上方に第2ゲート電極6を多結晶シ リコンで形成する。そして、第2ゲート磁概6と セルフアラインにソース用不純物とドレイン用不 純物とをイオン注入してソース領域 4 A . ドレイ ン領域4Bを形成する。その他、絶縁層7やAl でなる取り出し電極8、8を設けて大略製造され ている。

腹を形成する工程と、前記第2の絶縁膜上に第2のゲート電極を形成する工程と、を備えてなることを、その解決手段としている。

[作用]

半導体基板の第1及び第2の主接面に第1及び第2の絶線膜を熱酸化して形成することにより、 半導体階と絶縁膜との界面特性を良好にし、素子 の制御性を向上する。

[実施例]

in tang ini Africa

以下、本発明に係るMOSトランジスタの製造 方法の詳細を図面に示す実施例に基づいて説明する。

図中、11はシリコンでなる半導体基板であって、該半導体基板11の一側面を高温の酸化雰囲気中で熱酸化し、第1ゲート絶縁膜12を形成する(第1図)。次に、ゲート電橋となる多結晶シリコン階13を破層し(第2図)、リングラフィで窓明けして第1ゲート電橋13Aを形成する

[発明が解決しようとする問題点]

しかしながら、このような従来例にあっては、 活性層 4、ゲート絶縁層 3 . 5、第 1 . 第 2 ゲー ト電極 2 . 6 の夫々が個別の工程で作られるため、 その界面特性が良くないという問題点を有してい る。

本発明は、このような従来の問題点に着目して 例案されたものであって、半導体層と絶縁層との 界面特性が良く、しかもコンパクトな所謂SOI 素子としてのMOSトランジスタを得んとするも のである。

[問題点を解決するための手段]

本雅明は、半導体基板の第1の主変面を熱酸化して第1の絶縁版を形成する工程と、前記第1の 絶縁版上に第1のゲート電極を形成する工程と、 前記第1のゲート電極及び前記第1の絶縁膜上に 絶縁層を介して支持体を形成する工程と、前記半 導体基板を離版化して第2の主表面を形成する工程と、前記第2の主表面を熱酸化して第2の絶縁

(第3図)。さらに、SiO:をCVD法で成長 させて絶縁層 I 4 を形成し(第4図)、該絶縁層 の上に、多結晶シリコンをCVD法にて厚く成長 させて支持体 1 5 を設ける。

次に、第6図に示すように、前記支持体15を 切定し、前記半導体基板11を研削して薄膜に形成する。そして、この半導体基板11の表面を 上記したゲート絶縁膜12と同様に、高温の酸化 雰囲気中で無酸化し、第2ゲート絶縁膜16を形成した後(第7図)、第2ゲートを 成した後(第7図)、第2ゲートで 最少リコンで形成し、さらに、SiO。でなる保 腹膜18を所定の箇所に形成する。次に、第8図 に示すように、アルミニウムで取り出し電極19 を形成してMOSトランジスタが完成される。

なお、本実施例にあっては、第2ゲート電極! 7のゲート投を第1ゲート電極!7よりも小さく 設定しており、ソース及びドレイン用の不純物を 拡散する場合に、第1ゲート電極!3Aをマスク としてセルフアラインで拡散させ、さらに第2ゲ ート電極!7をマスクとしてセルフアラインで拡

特開昭64-59866(3)


放させることにより、ソース領域11A及びドレイン領域11Bにドーブ濃度にプロファイルを作り公知のLDD構造としている。


また、本実施例におけるチャネル領域となる半 事体基板!1の厚さは上記した研削工程により略 100nm以下の薄膜になっていて、移動度μが 大きく設定されている。


以上、実施例について説明したが、この他に各種の設計変更が可能である。即ち、上記実施例にあっては、第1ゲート電極13A及び第2ゲート電極17を用いてセルフアラインでソース領域11A及びドレイン領域11Bを形成したが、いずれか一方のゲート電極を用いてセルフアラインで形成するようにしても勿論よい。

また、上記実施例にあっては、チャネル領域となる半導体基板 1 1 の厚さを略 1 0 0 n m 以下としたが、これに限るものではない。

さらに、上記実施例においては、支持体 I 5 を C V D 法により成長させているが、支持体を接着 させる方法を用いても勿論よい。







[発明の効果]

以上の説明から明らかなように、本発明に係るMOSトランジスタの製造方法にあっては、ゲート絶縁膜である第1及び第2の絶縁度が熱酸化されて形成されるため、チャネルを形成する半年体 層とゲート絶縁膜との界面特性が良く、また膜厚の制御性を向上させると共に、平坦な形状にしてコンパクト化することを可能にする効果がある。4. 図面の簡単な説明

第1図~第8図は、本発明に係るMOSトラン

ジスタの製造方法の各工程を示す断面図、第9図 は、従来例を示す断面図である。

11…半導体基板、12…第1ゲート絶縁膜、13A…第1ゲート電極、16…第2ゲート電極、17…第2ゲート電極。

代理人 志 賀 富 士 弥 學

